联系我们

课程大纲

RISC-V架构基础与生态系统概览

RISC-V ISA现状与行业应用

  • 开源ISA理念与RISC-V国际标准化现状
  • RISC-V的思维模型:加载-存储架构、寄存器文件、字节序
  • 与ARM、x86和POWER的对比:异构计算架构的权衡
  • 生态系统成熟度评估:SiFive、T-Head、Western Digital及不断壮大的开源硅社区
  • 标准化接口:RISC-V特权ISA、机器软件抽象层(MSBL)

内存模型与ABI合规性

  • 非特权架构规范:CSR映射、异常处理与内存层次结构
  • RV32I / RV64I指令集与ABI合规性,实现跨平台二进制可移植性
  • 多处理器系统的内存排序约定与屏障指令

RISC-V汇编编程与编译器工具链

低级指令编程

  • 基础整数指令(I)、乘法/除法(M)、原子操作(A)扩展
  • 针对32位与64位RISC-V目标的位宽感知编程策略
  • 嵌入式与实时软件系统的调用约定与栈帧管理

编译器工具链熟练度

  • 基于LLVM的编译器工具链:Clang、LLVM、Binutils,用于RISC-V交叉编译
  • 链接器脚本、段与内存布局配置,适用于裸机与RTOS环境
  • 编译器内置函数、优化级别与基于性能分析的代码调优
  • 开源工具链开发工作流:构建、测试与打包自定义GCC/Clang工具链

嵌入式系统开发与实时操作系统

裸机与RTOS编程

  • Rust系统编程在RISC-V中的应用:零成本抽象、不安全内存管理与裸机开发
  • 无标准库环境:自定义链接器、设备驱动开发与内存映射I/O
  • Zephyr RTOS与Buildroot BSP开发,适用于RISC-V目标
  • 外设接口:GPIO、I2C、SPI、UART与DMA控制器编程

功耗与性能优化

  • 时钟门控、电源域管理与低功耗模式优化
  • 使用仿真性能分析器与硬件性能计数器进行周期精确的性能分析
  • 安全关键应用中的实时中断延迟调优

Linux内核与引导程序开发(RISC-V)

引导固件与引导程序生态系统

  • OpenSBI(SBI规范实现):引导程序固件开发
  • UEFI/EDK II在RISC-V上的应用:现代固件引导栈开发
  • Coreboot与U-Boot移植,适用于RISC-V单板计算机

Linux内核集成

  • RISC-V主线内核贡献:设备树覆盖、CPU拓扑与中断控制器(AIA)驱动开发
  • 供应商BSP开发与内核配置,适用于自定义SoC平台
  • 文件系统支持、网络栈与容器化支持(Docker、Kubernetes)在RISC-V主机系统中的应用

RISC-V SoC设计与FPGA原型开发

多核SoC架构与集成

  • RISC-V多核处理器的片上网络(NoC)设计方法
  • Axi4/CHI缓存一致性与处理器间通信协议
  • 开源IP集成:OpenCores、ChIPS框架与供应商RTL组件
  • 总线矩阵设计与内存控制器集成(DDR、SRAM、eMMC、PCIe)

基于FPGA的处理器原型开发

  • FPGA综合与RISC-V核心实现(如BOOM、VexRiscv、PULP)
  • SystemVerilog断言(SVA)与基于UVM的功能验证方法
  • 形式验证工具与基于属性的测试,用于RISC-V核心验证

RISC-V向量扩展与领域专用加速

RVV(RISC-V向量)扩展深入探讨

  • 向量加载/存储、向量融合乘加(VFMA)与矩阵计算加速
  • 可变长度向量操作(VL、VLEN),实现工作负载优化的SIMD执行
  • 向量掩码操作、段控制与数据类型灵活性,适用于DSP与ML工作负载

自定义DSP与领域专用指令设计

  • 通过自定义扩展与CBAR操作数接口设计领域专用加速器
  • 编译器前端修改,生成自定义指令并发射代码
  • 硬件-软件分区策略,实现加速器在生产SoC中的集成

AI加速与边缘机器学习(RISC-V)

RISC-V处理器的NPU设计与集成

  • 神经处理单元架构:脉动阵列、张量核心与权重压缩,实现片上AI加速
  • 模型量化技术(INT8、INT4、FP8),用于RISC-V边缘部署
  • 框架兼容性:TensorFlow Lite Micro、ONNX Runtime与PyTorch Edge在RISC-V目标上的应用

AI工作负载的异构计算

  • RISC-V主CPU与AI加速器NPU的协同设计,实现实时推理管道
  • 内存子系统优化:HBM/DDR带宽管理,处理ML模型权重与激活数据
  • 边缘AI推理系统的热与功耗预算

硬件安全与机密计算(RISC-V)

物理内存保护与可信执行

  • 物理内存保护(PMP)与页表遍历安全机制
  • RISC-V的安全隔离区/可信执行环境(TEE)架构:OP-TEE集成、SEV级可信执行环境
  • 引导链安全:信任根、安全引导与启动时测量认证

加密加速

  • RISC-V加密扩展(Zk、Zkr、K扩展):SHA、AES、RSA、RSA-PSS与ECC加速
  • 下一代RISC-V处理器的后量子密码(PQC)集成
  • 侧信道攻击缓解技术:恒定时间编程、掩码与硬件随机数生成器

高级自定义架构与ISA扩展设计

领域专用架构与自定义指令扩展

  • ISA扩展设计方法:编码、编码表、ABI影响分析与RISC-V国际规范提交流程
  • 自定义寄存器文件设计,使用CBAR(自定义基地址寄存器)进行操作数调度
  • 指令流水线、冒险检测与流水线修改,支持自定义扩展

自定义架构修改的验证与签核

  • 自定义扩展的测试平台设计:定向与约束随机激励生成
  • 回归测试框架与覆盖率驱动验证,用于架构修改
  • 互操作性测试:确保自定义指令在现有ABI约束下正常运行

安全关键与汽车RISC-V应用

功能安全与汽车标准合规性

  • RISC-V汽车处理器的ISO 26262功能安全合规性
  • ASIL-Q分类与RISC-V硅IP的安全手册开发
  • 确定性中断处理、锁步核心对与内存保护,适用于安全关键RISC-V系统

工业实时与边缘计算应用

  • IEC 61508 SIL合规性与RISC-V多核平台上的确定性调度
  • 基于RISC-V的工业物联网网关开发:连接性、边缘分析与OTA固件更新系统

毕业项目:端到端RISC-V系统开发

全生命周期项目

  • 架构规范:针对特定用例的ISA扩展与核心配置设计
  • SystemVerilog中的RTL实现,使用UVM测试平台与形式验证覆盖率
  • FPGA原型开发、引导固件开发与裸机驱动栈集成
  • Linux BSP与工具链定制,适用于自定义RISC-V核心
  • AI工作负载部署:NPU集成、模型量化与性能基准测试
  • 安全验证:PMP强制执行、安全引导与加密加速基准测试
  • 技术架构文档、IP策略分析与跨职能团队演示
 21 小时

客户评论 (2)

即将举行的公开课程

课程分类